Last Updates:
- 12-09-2022: L’esame di domani si terrà presso lo studio del docente alle ore 10.
- 20-06-2022: Gli appelli della sessione estivasi terranno in presenza nei giorni 28/06/2022 alle ore 10 in aula C5 e 19/07/2022 alle ore 10 sempre in aula C5. Si prega di effettuare la registrazione sia sul sito delphi che su questo portale al link: /exams-enrollment-covid-19/
- 27-04-2022: L’appello straordinario primaverile si terrà il giorno 06/05/2022 alle ore 14.30 presso lo studio del prof. Cardarilli. Si prega di effettuare la registrazione sia sul sito delphi che su questo portale al link: /exams-enrollment-covid-19/
- 14-01-2022: Gli appelli della sessione invernale si terranno in presenza nei giorni 03/02/2022 alle ore 9.30 in aula A4 e 24/02/2022 alle ore 9.30 in aula C1. Si prega di effettuare la registrazione sia sul sito delphi che su questo portale al link: /exams-enrollment-covid-19/
Professors:
|
Gian Carlo Cardarilli E-mail: g.cardarilli@uniroma2.it Tel.: +39 06 72597324 |
Stefano Bertazzoni E-mail: bertazzoni@ing.uniroma2.it Tel.: +39 06 7259…. |
Tutors: Luca Di Nunzio, Rocco Fazzolari
E-mail: di.nunzio@ing.uniroma2.it – rocco.fazzolari@uniroma2.it
Tel.: +39 06 72597810
The course is divided in two parts. The first one is tought by prof. Cardarilli while the last part is tought by prof. Bertazzoni.
Book: Introduction to Digital Systems
Authors: Milos Ercegovac, Tomas Lang, Jaime H. Moreno
Course Program first part (chapters 9,10,11 and 14 of book + handouts):
- Standard Combinational Modules: Encoders/Decoders, Multiplexers/Demultiplexers, Shifters
- Arithmetic Combinational Modules and Networks: Adders, Comparators, Multipliers
- Standard Sequential Modules: Registers, Shift Registers, Counters, Multimodule Systems
- Data and Control Subsystems: Data Subsystem, Control Subsystem, Microprogrammed Controller
- Analog to Digital and Digital to Analog Conversion
- Analog to Digital Coverters: Dual Slope ADC, Successive Approximations ADC, Flash ADC
- Digital to Analog Convertes: R-2R DAC, Weighted Resistors DAC
- Memories: SRAM, DRAM
- Introduction to VHDL
Book: …
Author: …
Course Program second part:
- …
Teaching Material (only for registerd users)
For FPGA laboratory please donwload and install Xilinx Vivavo Suite
|
Prima parte (prof. Cardarilli) |
Seconda parte (prof. Bertazzoni) |
Exam Enrollment (only for registered users)
